Core (microarchitecture)

« Core » est en anglais un nom commun signifiant « noyau » ou « cœur », et désignant en informatique l'ensemble des structures constituant un seul microprocesseur : unités de décodages, de prédiction, d'exécution, cache L1, etc. La tendance à l'époque de la conception de cette microarchitecture était de réunir plusieurs microprocesseurs sur un même die (puce de silicium), constituant ainsi un bi-cœur, quadri ou plus (dual, quad ou multi core). Ceci explique le choix d'Intel dans le nom de cette architecture Core, ainsi que dans le choix des noms commerciaux « Core », « Core 2 », « Pentium dual-core ».

L'architecture Core est principalement inspirée de l'architecture Yonah.

Un cœur Core possède trois ALU et trois unités SSE dédiées aux opérations SIMD entières et flottantes[1], une unité d'exécution dans le désordre[1], 64 ko (32 ko données + 32 ko instructions) de mémoire cache L1.

Parmi les nouveautés :

• « memory disambiguation » : prédiction des conflits mémoires à l'écriture/lecture (avec chargement-exécution anticipée si la prédiction ne prévoit pas de conflit) ;
• exécution SSE 128 bits en un cycle (2 cycles auparavant) ;
• macrofusion des instructions (accélère le décodage et le suivi des instructions SSE 128 bits) ;
• partage du cache L2 ;
• désactivation sélective des unités pour l'économie d'énergie.

Comparée à NetBurst, Core a une faible consommation et une meilleure efficacité à fréquence égale, ce qui permet donc de diminuer grandement la dissipation thermique, très problématique pour NetBurst. Par rapport à P6, elle apporte les instructions 64 bits, à travers l’EM64T. De plus elle permet facilement de produire des processeurs bi-cœur avec un cache L2 commun.

Jeux d'instructions : x86 (16 bits, 32 bits, 64 bits), XD, SSE 1, 2, 3, 3+.

Les premiers processeurs conçus sur la base de la microarchitecture Core ont été gravés en 65 nm. Ils sont parfois nommés « Merom »[2] - [3] - [4] - [5] ou « Conroe »[6] - [7] - [5].

Les processeurs suivants de la microarchitecture Core ont été gravés en 45 nm. Cette version 45 nm de l'architecture Core, parfois nommée « Penryn », est ainsi un die shrink, et s'inscrit dans la stratégie « tic-tac » d'Intel.

La commercialisation des premiers processeurs de la famille Penryn a débuté en janvier 2008 pour la gamme grand public et novembre 2007 pour la gamme serveur.

Autres nouveautés :

• Abandon de l'oxyde de silicium en tant qu'isolant au sein des transistors des processeurs au profit d'un matériau basé sur le hafnium[8] - [9] - [10], afin de limiter les fuites liées à la faible permittivité de l'oxyde de silicium. En effet, avec un oxyde très fin, des électrons passent à travers la grille par effet tunnel.
• Les coefficients multiplicateurs sont configurables par palier d'un demi, ce qui est une première[11].
• Des modèles de plus de 3 GHz revoient le jour pour les machines grand public.
• Ajout d'un état de veille profond. Dans ce nouveau mode « Deep Power Down Technology », les volumineuses mémoires cache de niveau 2 (jusqu'à 6 Mio dans les double cœur grand public) tout comme de niveau 1 sont désactivées et la tension du processeur est abaissée, ce qui réduit la consommation.
• Ajout de 47 nouvelles instructions baptisées SSE4[12], censées améliorer de manière significative les performances multimédia du processeur (notamment de 40 % en conversion vidéo).

• Cet article est partiellement ou en totalité issu de l'article intitulé « Core (famille de microprocesseurs) » (voir la liste des auteurs).