Convertisseur analogique-numérique

Il en ressort de cette formule qu'en dehors des défauts intrinsèques des convertisseurs, seule une variation intempestive de V_ref impacte la valeur de Q par la formule : ${\displaystyle {\Delta Q \over Q}={{{2^{n}\cdot V_{e}} \over V_{ref}^{2}}\cdot \Delta V_{ref} \over {{2^{n}\cdot V_{e}} \over V_{ref}}}={\Delta V_{ref} \over V_{ref}}}$.

Or cette variation de V_ref doit introduire une erreur de moins de ½ quantum à pleine échelle ce qui se traduit par : ${\displaystyle {\Delta V_{ref} \over V_{ref}}\leq {1 \over 2}{{V_{ref} \over 2^{n}} \over V_{ref}}\Leftrightarrow {\Delta V_{ref} \over V_{ref}}\leq {1 \over 2^{n+1}}}$.

Cela signifie que la qualité des tensions de références (et au passage des tensions d'alimentation) des convertisseurs est un élément fondamental de leur mise en œuvre.

L'autre source d'erreur est la variation de V_e dans le temps. La conversion n'étant pas instantanée, le signal doit rester stable pendant la mesure. Le signal V_e ne doit pas évoluer de plus d'un demi quantum pendant la phase de conversion, ce qui se traduit par une pente maximum pour le signal V_e :

${\displaystyle \Delta V_{e}\leq {\frac {1}{2}}\cdot {\frac {V_{ref}}{2^{n}\cdot T_{e}}}}$

On applique donc impérativement un filtrage sur le signal V_e pour s'assurer qu'il n'est pas possible de se retrouver avec des pentes supérieures à celles qu'impose le convertisseur et qui sont en général plus restrictives que celles fixées par les règles de repliement de spectre, dont la fréquence de coupure est définit pour respecter le théorème de Shannon :

${\displaystyle F_{max}<{\frac {F_{e}}{2}}}$

L'utilisation de filtres induit des pertes supplémentaires d'information de signal puisque l'amplitude (A) de l'harmonique le plus proche du signal sinusoidal à la fréquence maximale (F_max) doit respecter la règle :${\displaystyle A\cdot 2\cdot \ \pi \cdot F_{max}\leq {\frac {1}{2}}\cdot {\frac {V_{ref}}{2^{n}\cdot T_{e}}}}$

On charge à courant constant, proportionnel à V_ref, une capacité C en comparant à l'aide d'un comparateur, la tension de la capacité V_cap à la tension à mesurer V_e. La charge de la capacité, depuis une tension nulle, jusqu'à V_ref, est réalisée en un temps T (période du convertisseur). Arrivé à la tension V_ref, la capacité est déchargée puis recommence un cycle de charge/décharge. La période d'échantillonnage est alors la durée d'un cycle de charge/décharge de la capacité.

On génère (à l'aide d'un comparateur) un signal à 1 pendant que V_cap < V_e et un signal à 0 pendant que V_cap ≥ V_e.

En mesurant la durée de l'impulsion (T_conv), on transforme un rapport de tension en un rapport de temps mesurable : ${\displaystyle {T_{conv} \over T_{V_{ref}}}={V_{e} \over V_{ref}}}$.

Ce type de convertisseur nécessite de fréquents recalibrages (en particulier sur la durée nécessaire à charger la capacité jusqu'à V_ref) pour pouvoir être fiable, un problème résolu sur les convertisseurs à double rampe.

Il est composé d'un compteur n bits, qui tant que l'entrée EN est à 1, compte au rythme de son horloge (H), dont la fréquence est ${\displaystyle F_{H}=2^{n}\cdot F_{e}}$ (avec Fe la fréquence d'échantillonnage).

La valeur numérique en sortie du compteur est convertie dans un convertisseur numérique-analogique ou CNA en une tension analogique Va, qui est comparée à Ve.

Lorsque Va devient plus grand que Ve, le comptage s'arrête et la valeur Q sur la sortie est le résultat de la conversion.

Ces convertisseurs ont les mêmes performances en termes de stabilité que les convertisseurs à approximations successives, tout en étant nettement plus lents que ces derniers avec des durées de comptage de ${\displaystyle T_{conversion}=2^{n}\cdot T_{horloge}}$, là où le convertisseur à pesées successives a un temps de conversion ${\displaystyle T_{conversion}=(n+1)\cdot T_{horloge}}$.

• On soustrait à la tension V_e, la tension V_c (issue du comparateur) pour produire la tension V_a. (DELTA)
• On intègre V_a pour produire la tension V_b (V_b = V_b + V_a) (SIGMA)
• On compare V_b à 0V pour produire une tension V_c qui vaut soit V_ref (1 logique) soit 0V (0 logique)

Prenons l'exemple d'une conversion d'une tension de 3V avec une tension de référence de 5V.

On considère que l'intégrateur est à la base déchargé (V_b = 0V). Or si V_b = 0V alors V_c = 0V.

• Début du premier cycle de mesure
  • V_a = V_e - V_c = 3V - 0V = 3V
  • V_b = V_b + V_a = 0 + 3V = 3V
  • Si V_b = 3V, V_c = V_ref = 5V ⇒ Entrée d'un 1 logique dans le décimateur.
• Début du second cycle de mesure
  • V_a = V_e - V_c = 3V - 5V = -2V
  • V_b = V_b + V_a = 3V - 2V = 1V
  • Si V_b = 1V, V_c = V_ref = 5V ⇒ Entrée d'un 1 logique dans le décimateur.
• Début du troisième cycle de mesure
  • V_a = V_e - V_c = 3V - 5V = -2V
  • V_b = V_b + V_a = 1V - 2V = -1V
  • Si V_b = -1V, V_c = 0V ⇒ Entrée d'un 0 logique dans le décimateur.
• Début du quatrième cycle de mesure
  • V_a = V_e - V_c = 3V - 0V = 3V
  • V_b = V_b + V_a = -1V + 3V = 2V
  • Si V_b = 2V, V_c = V_ref = 5V ⇒ Entrée d'un 1 logique dans le décimateur.
• Début du cinquième cycle de mesure
  • V_a = V_e - V_c = 3V - 5V = -2V
  • V_b = V_b + V_a = -2V + 2V = 0V
  • Si V_b = 0V, V_c = 0V ⇒ Entrée d'un 0 logique dans le décimateur.
• Fin du cinquième cycle, on reboucle au premier cycle puisque Vb a la même valeur qu'au début du premier cycle.

Si on regarde les valeurs entrées dans le décimateur, on trouve donc la série 11010110101101011010... à l'infini tant que la tension en entrée V_e ou que V_ref ne varient pas.

Pour un convertisseur n bits, on va additionner les valeurs binaires des ${\displaystyle 2^{n}}$ premiers termes (par exemple pour un convertisseur 4 bits, on additionne les 16 premiers chiffres), ce qui revient à compter le nombre de bits à 1 dans la série des 16 premiers chiffres pour obtenir le résultat de la conversion.

En appliquant cette méthode à notre exemple, on trouve pour les 16 premiers bits : 1101011010110101. Soit 1 + 1 + 0 + 1 + 0 + 1 + 1 + 0 + 1 + 0 + 1 + 1 + 0 + 1 + 0 + 1 = 10.

Le résultat de la conversion est donc 10 (A en hexadécimal ou 1010 en binaire).

Donc 10 bits à 1 pour 16 bits.

On peut vérifier la validité de ce résultat en procédant à l'inverse : ${\displaystyle V_{mesure}=V_{ref}{10 \over 16}}$ ou ${\displaystyle {50V \over 16}=3,125V}$ avec une imprécision de mesure de plus ou moins un demi quantum (${\displaystyle {V_{ref} \over 16}=0,3125V}$) soit une tension comprise dans l'interval : 2,96875V ≤ Ve ≤ 3,28125V.

Si on applique cette mesure pour un convertisseur 10bits (donc utilisant une série de 2^10 = 1024 mesures) on trouve la valeur 615 (il y a 615 bits à 1 dans la série de 1024 bits) d'où un résultat de mesure : ${\displaystyle V_{mesure}=V_{ref}{615 \over {2^{10}}}=5V{615 \over 1024}=3,002929V}$ avec une imprécision de mesure de 0,004883V.

Pour la première mesure, il faut donc attendre 2ⁿ échantillons avant de pouvoir produire un résultat de conversion.

Désormais on peut produire un résultat de conversion à chaque période de l'horloge d'échantillonnage.

Pour cela on soustrait du décimateur le résultat de la comparaison (échantillon) le plus ancien et on lui ajoute le nouveau résultat de comparaison. A chaque période de l'horloge, le convertisseur est capable de fournir une valeur qui va osciller autour de la valeur réelle mesurée.

Si on reprend notre convertisseur 4 bits, la première série de mesure était : 1101011010110101. En éliminant le premier échantillon (1) et en entrant le suivant (1), on trouve la série 1010110101101011, ce qui donne à nouveau la valeur 10 (A en hexadécimal et 1010 en binaire) comme résultat de conversion (${\displaystyle V_{mesure}={10\cdot V_{ref} \over 16}}$). Les résultats suivants seront : 9 (0101101011010110), puis 10 (1011010110101101), 9 (0110101101011010), 10, etc.

On crée donc un système asservi (puisque la sortie du comparateur est soustraite à l'entrée) qui fait osciller la valeur de l'intégrale du signal à convertir autour de la valeur à mesurer.

Une variation de V_e va entrainer une variation progressive du résultat de la conversion, car le décimateur ne peut pas évoluer de plus d'un quantum par période d'échantillonnage, ce qui impose au signal à mesurer (V_e) de ne pas avoir d'évolution de sa valeur (ΔV), supérieure à 1 quantum par échantillon (${\displaystyle {\Delta V \over T_{e}}\leq Q}$).

Par exemple, dans notre convertisseur 4 bits, si V_e passe soudainement de sa valeur d'origine (3V) à 0V, l'évolution du résultat ne sera pas un brusque passage à 0, mais une décroissance en 2ⁿ périodes.

Si V_e = 0V, on ne rentrera plus que des 0 dans notre décimateur donc le résultat de la conversion passera de 10 (1101011010110101) à 9 (1010110101101010), puis 8 (0101101011010100), puis 8 à nouveau (1011010110101000), 7, 7, 6, 5, 5, 4, 4, 3, 2, 2, 1, 1 et enfin 0.

On a donc un comportement du convertisseur qui n'est pas acceptable, mais qui repose uniquement sur un non-respect de la règle d'utilisation, qui interdit des variations de V_e au delà de la gamme autorisée : ${\displaystyle {\Delta V \over T_{e}}\leq Q}$.

En revanche pour des évolutions inférieures à un quantum par période d'échantillonnage, le convertisseur est capable de fournir en continu, à chaque période de l'horloge d'échantillonnage, une valeur de conversion.

En utilisant une fréquence d'échantillonnage élevée (T_e diminue), on augmente la capacité du décimateur à suivre des évolutions rapides de V_e. On retrouve ici le principe du suréchantillonnage.

Le temps de conversion initial est donc long puisqu'il faut ${\displaystyle 2^{n}}$ périodes pour que le décimateur dispose d'assez d'échantillons pour fournir une somme significative permettant la mesure, mais une fois cette première conversion réalisée, on peut obtenir un résultat à chaque période de l'horloge du décimateur.

De plus si la tension en entrée évolue lentement (moins de 1 quantum par période d'échantillonnage), le convertisseur est capable de suivre le rythme et de fournir à chaque période de l'horloge un résultat de conversion, sans avoir besoin de vider l'intégrateur, ce qui permet de rendre le système d'autant plus réactif que la fréquence d'échantillonnage est grande.

La limite d'évolution du signal Ve dépendant à la fois du nombre de bits (n) et de la tension de référence (V_ref) et de la fréquence d'échantillonnage (F_e) sous la forme de ${\displaystyle \Delta Ve\leq {V_{ref}\cdot F_{e} \over 2^{n}}}$. Par exemple pour un convertisseur delta-sigma avec un Vref à 5V, une conversion sur 10 bits et fonctionnant à 1MHz : ΔV ≤ 4,88mV/µs. Et 48,83 mV/µs pour un échantillonnage à 10MHz.

L'intérêt de ce genre de convertisseur réside dans sa grande résolution de sortie possible (16, 24, 32 bits voire plus) pour des signaux d'entrée avec une bande passante modérée.

Ces convertisseurs sont adaptés à la conversion de signaux analogiques issus de capteurs dont la bande passante est souvent faible (par exemple les signaux audio). Les convertisseurs Sigma/Delta sont, par exemple, utilisés dans les lecteurs de CD dans le cas d'une conversion numérique-analogique.

Les technologies Sigma-Delta ont quasi totalement remplacé les technologies à simple ou double rampe.

Les principaux défauts technologiques des Delta-Sigma, en plus de leur grande sensibilité à la valeur de Vref (qui est un problème commun à tous les convertisseurs, mais particulièrement sensible quand le nombre de bits augmente fortement), viennent des hystérésis du comparateur (différence de seuils de basculement entre le passage de 1 à 0 et de 0 à 1) et l'intégrateur (dérive de l'intégration pendant la mesure liées aux courant de fuite des AOP).

• Le SAR positionne son bit de poids fort à 1.
  • Le CNA reçoit alors le code binaire 1000 qui se traduit par une tension ${\displaystyle V={8 \over 16}V_{ref}=2,5V}$. Le résultat est comparé à Ve.
  • Ve étant plus grand que V, la sortie du comparateur entre un niveau logique 1 dans le SAR.
  • Le bit de poids fort est fixé à 1.
• Le SAR positionne le second bit de poids fort à 1.
  • Le CNA reçoit alors le code binaire 1100 qui se traduit par une tension ${\displaystyle V={12 \over 16}V_{ref}=3,75V}$. Le résultat est comparé à Ve.
  • Ve étant plus petit que V, la sortie du comparateur entre un niveau logique 0 dans le SAR.
  • Le bit à 0 remplace le 1 pour le deuxième bit de fort.
• Le SAR positionne le troisième bit de poids fort à 1.
  • Le CNA reçoit alors le code binaire 1010 qui se traduit par une tension ${\displaystyle V={10 \over 16}V_{ref}=3,125V}$. Le résultat est comparé à Ve.
  • Ve étant plus petit que V, la sortie du comparateur entre un niveau logique 0 dans le SAR.
  • Le bit à 0 remplace le 1 pour le troisième bit de fort.
• Le SAR positionne le quatrième bit de poids fort à 1.
  • Le CNA reçoit alors le code binaire 1001 qui se traduit par une tension ${\displaystyle V={9 \over 16}V_{ref}=2,8125V}$. Le résultat est comparé à Ve.
  • Ve étant plus grand que V, la sortie du comparateur entre un niveau logique 1 dans le SAR.
  • Le quatrième bit de poids fort est fixé à 1.

Le résultat final est disponible : 1001 en binaire ou 9 (en base 10 ou 16) avec une imprécision de 0,3125V, donc compris entre 2,8125V et 3,125V.

Les convertisseurs à approximations successives ont des temps de conversion de l'ordre de la microsecondes, pour des résolutions d'une douzaine de bits environ. Les convertisseurs à pesées successives sont les convertisseurs analogiques numériques les plus répandus, on retrouve généralement un ou plusieurs convertisseurs de ce type dans chaque microcontrôleur.

Outre les effets liés à l'utilisation d'un CNA (et traités précédemment) et la sensibilité à la tension Vref, le convertisseur a pesée successive ne souffre que des effets d'hystérésis du comparateur.