Accueil🇫🇷Chercher

AMD K10

La microarchitecture K10, la neuvième d'AMD, succède à la microarchitecture K8.

Die d'un Phenom (Barcelona)

Elle est introduite sur le Phenom. Par rapport Ă  K8, les flottants sont dĂ©sormais traitĂ©s sur 128 bits, et la bande passante interne augmente.

Nomenclature

Avec cette nouvelle gamme, AMD change son ancienne nomenclature P-rating (par exemple X2 5000+) pour une nouvelle numérotation en deux lettres plus quatre chiffres :

  • 1re lettre : gamme
  • 2e lettre : dissipation (TDP)
  • 1er chiffre : famille/architecture : 7 = Phenom 4 cĹ“urs ; 6 = Phenom bi cĹ“urs ; 2 = Athlon X2 ; 1 = Athlon mono cĹ“ur et Sempron
  • 2e chiffre et 3e chiffre : puissance en frĂ©quence
  • 4e chiffre : fonctionnalitĂ©s Ă©ventuelles

Historique

Avant qu'AMD publie officiellement ce nom de K10 par les voix de Giuseppe Amato et de Philip G. Eisler (respectivement directeur technique des Ventes et du marketing pour l’Europe et vice-PrĂ©sident de la division chipset d'AMD) en [1], la presse spĂ©cialisĂ©e attribuait logiquement le nom K8L Ă  la nouvelle architecture. The Inquirer pensait alors que le "L" se rapportait au chiffre romain signifiant 50, il s'agirait alors du K8.50, soit une version Ă  mi-chemin entre l'architecture K8 et K10. Il apparaĂ®t dans l'interview des responsables AMD que le K8L Ă©tait une dĂ©nomination pour des processeurs d'architecture K8 pour PC portable en 65 nm.

Technologies et caractéristiques

Gravure

Les premiers microprocesseurs de la gĂ©nĂ©ration K10 seront exclusivement gravĂ©s grâce Ă  la technologie de gravure en 65 nm d'AMD en partenariat avec IBM[2] qui utilise des wafers SOI (Silicium sur isolant) 300 mm UNIBOND du fabricant français Soitec, qui entretient un partenariat privilĂ©giĂ© avec AMD[3]. Le partenariat avec IBM permet Ă©galement Ă  AMD d'utiliser la technologie SiGe d'IBM (ajout de germanium en plus de silicium en vue de rendre les transistors plus performants). Ces microprocesseurs seront sĂ»rement fabriquĂ©s dans l'usine Fab 36 d'AMD Ă  Dresde en Allemagne qui fabrique dĂ©jĂ  les « Athlon 64 Â» en 65 nm[4]. L'usine pourra produire normalement aux alentours de 100 millions de processeurs par an dès 2008 (pour 20 000 wafers)[5] ce qui coĂŻncide avec l'arrivĂ©e de l'architecture K10. AMD utilise pour sa gravure en 65 nm ses technologies[6] Continuous Transistor Improvement (CTI) ou amĂ©lioration continue de transistor et Shared Transistor Technology (STT) ou partage technologique des transistors ainsi que la technologie Dual Stress Liner (DSL).

Il existera peut-ĂŞtre par la suite des processeurs K10 gravĂ©s en 45 voire en 32 nm (Deneb FX, Deneb, Propus, Regor et Sargas), puisqu'AMD compte produire des processeurs grâce Ă  la technologie de lithographie par immersion dès 2008[7].

MĂ©moire

Les processeurs de la famille K10 tout comme leurs prédécesseurs K8 posséderont leur contrôleur mémoire intégré[8] contrairement aux processeurs Intel qui laissent cette charge au chipset. Cette caractéristique a été en partie responsable du succès des Athlon 64 en réduisant considérablement les latences pour l'accès à la mémoire RAM lorsque la norme était la DDR-SDRAM première du nom. En effet avec ce type de barrettes, les latences de la RAM étaient de 2-2-2-5 pour les meilleures DDR400. Mais lors de l'introduction de la DDR2, l'atout de l'Athlon 64 s'est atténué car les latences ont explosé et l'augmentation de fréquence n'a pu que compenser cette chute de performance. Ainsi les Athlon 64 sur socket AM2 sont juste aussi performants que les Athlon 64 sur socket 939[9]. Les latences mémoires ayant sérieusement diminué, la DDRII ne pose plus de problème. Les K10 seront faits pour supporter de la DDR2 1066Mhz en standard. Les serveurs exploiteront la DDR2 800 dans un premier temps.

Les prochaines rĂ©visions de cĹ“ur de la famille K10 (Deneb FX, Deneb, Propus, Regor et Sargas) prĂ©vues pour l'annĂ©e 2008 voire 2009 seront elles, tournĂ©es vers la mĂ©moire DDR3 et le 45 nm qui n'est pas encore sur le marchĂ©[10]. Ils seront Ă©quipĂ©s de 4 ou Mio de cache L3.

Sockets

AMD a fait le choix d'une certaine continuité lors de ce passage au K10. Il n'y aura donc pas comme lors du passage de l'architecture K7 à K8 un changement radical de socket (alors socket A vers socket 754 puis 939 et AM2). AMD a donc nommé le socket de son nouveau processeur AM2+ pour marquer la proximité avec le socket AM2. Le socket AM2+ accueillera donc tous les processeurs K10 à l'exception des processeurs socket 1207 incompatibles. Il s'agit d'un socket de 940 broches. Les différences entre le socket AM2 utilisé actuellement pour les K8 et le socket AM2+ seront la gestion de l'hypertransport 3.0 par ce dernier et la gestion avancée de l'énergie puisque chaque cœur disposera d'une tension propre. Sur socket AM2, les processeurs pourront tout de même varier leur fréquences indépendamment mais pas leur tension. Il y a rétro compatibilité et on pourra profiter de l'architecture K10 sur une carte mère AM2.

Les chipsets pour AM2+ déjà annoncés sont le Nvidia Nforce 7 nom de code MCP72[11], le VIA KT960 et KM960[12] mais aussi les chipsets d'ATI (maintenant propriété d'AMD) RD790+, RD780, RS780, RX780, RS740 et RX740[13].

Les K10 socket AM3 auront probablement deux contrôleurs mémoire, un DDR2 et un DDR3 ainsi ils fonctionneront parfaitement avec une carte mère AM2+. Cependant cette information est à mettre entre pincettes, AMD pourrait très bien changer d'avis car le coût en transistors de deux contrôleurs mémoire pourrait être élevé.

Un K10 AM2+ ne sera pas compatible AM3.

Spécifications

Les caractéristiques complètes des K10 sont celles du premier cœur K10, à savoir le Barcelona. Les versions desktop seront sans doute différentes puisque le Barcelona est fait pour le marché serveur aux demandes particulières.

  • GĂ©nĂ©ralitĂ©s.
    • Deux contrĂ´leurs mĂ©moire DDR2 intĂ©grĂ©s (Le contrĂ´leur mĂ©moire 128bits des K8 est sĂ©parĂ© en deux contrĂ´leurs 64bits pour le K10. Passage prĂ©vu Ă  un contrĂ´leur mĂ©moire DDR3).
    • FrĂ©quence de fonctionnement entre 1900 et 2 600 MHz (Les versions desktop devraient atteindre les 2 800 MHz).
    • 16 niveaux de pipeline[14].
    • Gestion de l'hypertransport 3.0 pour des bus au-delĂ  de GHz (sur socket AM2+, sur socket AM2 la fonction ne sera pas exploitĂ©e).
    • cache.
      • 64 Kio de cache L1 donnĂ©es par cĹ“ur (taille identique Ă  celle des K8)
      • 64 Kio de cache L1 instructions par cĹ“ur (taille identique Ă  celle des K8)
      • 512 Kio de cache L2 par cĹ“ur (taille identique aux derniers K8. Les Kentsfield offrent 2 Ă— 4 Mio de cache L2 et le futur Penryn jusqu'Ă  2Ă—Mio).
      • Mio de cache L3 partagĂ©.
      • Extension possible jusqu'Ă  Mio, 4 Ă  Mio avec le passage au 45 nm : cĹ“ur Shangai.
  • Le die.
    • 1er quadri-cĹ“ur dit « natif » produit en masse (Il ne s'agit pas de la juxtaposition de deux circuits bi-cĹ“ur comme pour les Core 2 quad Intel.
    • ComposĂ© de 11 couches de gravure (Contre 9 pour les K8 et 8 pour les core 2 duo. Cela rend le procĂ©dĂ© de fabrication un peu plus complexe mais ne change rien pour l'utilisateur. Intel utilisait aussi ce type de procĂ©dĂ© avec autant de couches il y a quelques annĂ©es).
    • 463 millions de transistors (Face au 582 millions du Kentsfield mais gravĂ© sur deux die. Ceci s'explique par le fait que le Kentsfield embarque 8,25 Mio de cache alors que le Barcelona se limite Ă  5,5 Mio).
    • 60 millions de transistors non-caches (soit 30 %) en plus par rapport au K8[15].
  • amĂ©liorations du pipeline et nouvelles Instructions.
    • Le SSE 128,
      • Gestion d'instruction d'une longueur de 128bits (Contre 64bits pour le K8).
      • Gestion parallèle de 32 octets par cycle (Soit le double d'avec le K8. AmĂ©lioration qui pourrait favoriser d'autres types d'opĂ©rations, par exemple sur les entiers).
      • Deux chargements d'instructions par cycle depuis le cache L1 (Nombre stable par rapport au K8 mais donc deux fois plus de donnĂ©es chargĂ©es par cycle du fait du passage d'instructions 2 Ă— 64 Ă  2 Ă— 128 bits).
      • Interface Ă©largie entre le cache L2 et le contrĂ´leur mĂ©moire Ă  128bits (Pour la cohĂ©rence de l'architecture, c'est-Ă -dire Ă©viter un goulot d'Ă©tranglement).
    • Introduction des instructions SSE4A[16].
    • Extensions des instructions SSE : EXTRQ/INSERTQ et MOVNTSD/MOVNTSS.
    • Apparition des instructions LZCNT et POPCNT utilisĂ©es en cryptographie.
    • Diminution de la latence sur les divisions d'entiers (ALU) (Les consĂ©quences pratiques devraient ĂŞtre minimes)
    • 4 FPU (Floating Point Unit, unitĂ©s de calcul Ă  virgule flottante) (au lieu de 2 pour le K8. AMD parle d'une amĂ©lioration thĂ©orique de +300 % des performances face au bi-cĹ“ur K8 (deux fois plus de cĹ“urs avec deux fois plus de FPU, donc performances quadruplĂ©es), mais finalement en pratique l'amĂ©lioration serait de l'ordre de 50 % face Ă  la concurrence).
    • Fastpath.
      • Les microinstructions CALL and RET-Imm sont maintenant des instructions qui utilisent Fastpath (elles ne sont plus microcodĂ©es)[17].
      • Les dĂ©placements entre registres des entiers et registres SSE des instructions MOVs utilisent aussi le Fastpath.
  • Sous-système mĂ©moire, cache et prefetch.
    • Diminution de la latence au niveau du cache.
    • Meilleure gestion de donnĂ©es Out-Of-Order[18].
    • PrĂ©dictions,
      • Apparition d'un prĂ©dicateur de branchement indirect: 512-entry indirect predictor (Intel avait ajoutĂ© ce type de prĂ©dicateur sur ses PIV Prescott qui pâtissaient de leur long pipeline et toute erreur de branchement reprĂ©sentait une perte de temps considĂ©rable).
      • L'espace consacrĂ© Ă  la « pile de retour » (return stack) est multipliĂ© par deux[19].
      • La prĂ©diction directe est aussi amĂ©liorĂ©e par l'augmentation des donnĂ©es "historiques" (PossibilitĂ© offerte par la taille gagnĂ©e avec le passage au 65 nm alors que l'architecture K8 se contentait au dĂ©part du 130 nm).
      • Sideband Stack Optimizer Ă©quivalent au Dedicated Stack Manager d'Intel[20].
    • TLB (Translation Lookaside Buffer)[21]
      • Extension.
      • Adressage physique 48bits permettant la gestion de mĂ©moire jusqu'Ă  256 Tio
    • Prefetch:
      • 2 prefetch par cĹ“ur, un pour les donnĂ©es et un pour les instructions (AMD conserve le nombre de prefetch du K8. Les C2D d'Intel en possèdent trois par cĹ“ur.
      • Le prefetch charge dans le cache L1 (Le prefetch chargeait dans le cache L2 chez les K8).
      • Apparition d'un prefetch de RAM utilisant son propre cache[22].
  • Virtualisation.
    • Virtualisation de la mĂ©moire Nested Paging[23]
  • Énergie.
    • Le voltage du northbridge est maintenant indĂ©pendant et s'Ă©chelonne de 0,8 V Ă  1,4 V.
    • Apparition du DICE ou Dynamic Independent Core Engagement ou gestion matĂ©rielle du PowerNow! permettant la gestion indĂ©pendante de la frĂ©quence de chaque cĹ“ur.
    • TDP compris entre 95 et 120 W (TDP entre 45 et 89 W pour les Phenom, TDP inconnu pour les Phenom FX)
  • Registres
    • ajouts de 8 registres supplĂ©mentaire pour le 64bits.

Performances

Lors d'une dĂ©monstration le [24] - [25], AMD annonce et montre Ă  la presse que le Barcelona sera globalement 40 % plus performant qu'un Xeon 5355 (quad-core Ă  2,66 GHz).

Dernièrement AMD affirme que son processeur devrait devancer les performances des Xeon quadri-cœurs de 50 % sur les calculs en virgule flottante et de 20 % sur des calculs liés à des nombres entiers[26]. Cette assertion ne peut pas encore être vérifiée, car cette comparaison n'est valide que pour des fréquences identiques, entre le processeur d’architecture K10 d’AMD et le Xeon d’Intel, et qu'il ne s'agit là que de tests théoriques.

Début , AMD a fait une nouvelle démonstration plutôt impressionnante de ses futurs K10[27]. C'est au CTO Technology Summit à Monterey, en Californie qu'AMD a dévoilé une machine disposant de deux processeurs K10 quadri-cœurs. La machine de huit cœurs a été capable d'encoder à la volée, c'est-à-dire en temps réel, une vidéo 720p (1280 × 720) et une 1024p.

Famille de processeur

Toute la gamme d'AMD passera dans peu de temps à l'architecture K10. On retrouvera des dénominations connues et des nouveaux noms. L'Opteron pour serveur bi et quadri processeur connu sous le nom de code Barcelona sera le premier K10 à devoir faire ses preuves, un deuxième cœur Budapest viendra renforcer la gamme Opteron sur le marché des serveurs uni-processeurs. Le grand public aura le choix entre le Phenom X4 (Agena), et le Phenom X2 (Kuma). La dénomination Athlon 64 disparaissant (pour le haut de gamme), toute confusion entre les K8 et les K10 disparaît. On trouvera également des versions FX et Low power. Les Athlon x2 64 (Rana) constitueront l'offre bi-cœur d'entrée de gamme, les sempron (Spica) seront les seuls mono-cœur K10, et les Turion (Griffin) seront réservés aux plates-formes portables.

Serveur

L'Opteron est la version du K10 destinĂ©e aux serveurs, et aux stations de travail. Les versions SE sont les versions haut de gamme de la sĂ©rie au TDP de 120 W, les versions standards ont un TDP de 95 W et les versions HE (High Efficiency) sont les versions qui bĂ©nĂ©ficient d'un TDP rĂ©duit Ă  68 W.

modèles Opteron
Nom du modèle Nombre de cœurs Fréquence TDP (W) Sockets compatibles Cache L1 Cache L2 Cache L3 Vitesse de Bus (MT/s) Date de sortie
Opteron pour serveur mono-processeur. Budapest
Opteron série 1000
Opteron 125242,1 GHz95AM2/AM2+4 Ă— 128 kio4 Ă— 512 kioMio5200
Opteron 125442,2 GHz95AM2/AM2+4 Ă— 128 kio4 Ă— 512 kioMio5200
Opteron 125642,3 GHz95AM2/AM2+4 Ă— 128 kio4 Ă— 512 kioMio5200
Opteron série 1000 SE
Opteron 1258 SE42,4 GHz120AM2/AM2+4 Ă— 128 kio4 Ă— 512 kioMio52002008
Opteron 1260 SE42,5 GHz120AM2/AM2+4 Ă— 128 kio4 Ă— 512 kioMio52002008
Opteron pour serveur bi-processeur. Barcelona
Opteron série 2000 hE
Opteron 2244 hE41,7 GHz681207/1207+4 Ă— 128 kio4 Ă— 512 kioMio2000 ?
Opteron 2246 hE41,8 GHz681207/1207+4 Ă— 128 kio4 Ă— 512 kioMio2000 ?
Opteron 2248 hE41,9 GHz681207/1207+4 Ă— 128 kio4 Ă— 512 kioMio2000 ?
Opteron 2250 hE42,0 GHz681207/1207+4 Ă— 128 kio4 Ă— 512 kioMio2000 ?
Opteron série 2000
Opteron 224841,9 GHz951207/1207+4 Ă— 128 kio4 Ă— 512 kioMio2000RentrĂ©e 2007
Opteron 225042,0 GHz951207/1207+4 Ă— 128 kio4 Ă— 512 kioMio2000RentrĂ©e 2007
Opteron 225242,1 GHz951207/1207+4 Ă— 128 kio4 Ă— 512 kioMio2000
Opteron 225442,2 GHz951207/1207+4 Ă— 128 kio4 Ă— 512 kioMio2000
Opteron 225642,3 GHz951207/1207+4 Ă— 128 kio4 Ă— 512 kioMio2000
Opteron 225842,4 GHz1201207/1207+4 Ă— 128 kio4 Ă— 512 kioMio2000
Opteron 226042,4 GHz1201207/1207+4 Ă— 128 kio4 Ă— 512 kioMio20002008
Opteron série 2000 SE
Opteron 2258 SE42,4 GHz951207/1207+4 Ă— 128 kio4 Ă— 512 kioMio2000
Opteron 2260 SE42,5 GHz1201207/1207+4 Ă— 128 kio4 Ă— 512 kioMio2000
Opteron 2262 SE42,6 GHz1201207/1207+4 Ă— 128 kio4 Ă— 512 kioMio20002008
Opteron pour serveur quadri processeur ou plus. Barcelona
Opteron série 8000 hE
Opteron 8248 hE41,9 GHz681207/1207+4 Ă— 128 kio4 Ă— 512 kioMio2000 ?
Opteron 8250 hE42,0 GHz681207/1207+4 Ă— 128 kio4 Ă— 512 kioMio2000 ?
Opteron série 8000
Opteron 825242,1 GHz951207/1207+4 Ă— 128 kio4 Ă— 512 kioMio2000
Opteron 825442,2 GHz951207/1207+4 Ă— 128 kio4 Ă— 512 kioMio2000
Opteron 825642,3 GHz951207/1207+4 Ă— 128 kio4 Ă— 512 kioMio2000
Opteron 825842,4 GHz951207/1207+4 Ă— 128 kio4 Ă— 512 kioMio20002008
Opteron série 8000 SE
Opteron 8258 SE42,4 GHz1201207/1207+4 Ă— 128 kio4 Ă— 512 kioMio2000
Opteron 8260 SE42,5 GHz1201207/1207+4 Ă— 128 kio4 Ă— 512 kioMio2000
Opteron 8262 SE42,6 GHz1201207/1207+4 Ă— 128 kio4 Ă— 512 kioMio20002008

Grand public

La nouvelle gamme desktop d'AMD se décompose donc en "Phenom FX" pour le très haut de gamme (qui sera sûrement un simple renommage d'Opteron), "Phenom X4" pour le haut de gamme et "Phenom X3" pour la moyenne gamme, "Athlon X2" et "Sempron" pour l'entrée de gamme AMD.
Les frĂ©quences s'Ă©chelonnent entre 1 900 MHz et 2 800 MHz et le TDP entre 45 W et 89 W.
Le nombre de cœurs varie de 1 pour le "Sempron" à 4 pour le "Phenom FX" et le "Phenom X4" en passant par 3 pour le "Phenom X3" et 2 pour l' "Athlon X2".

ModèleNom de codeCœursFréquenceCacheRévisionTDPHyperTransportSocket
L1L2L3
Phenom
9000Agena41,8 Ă  2,6 GHz4 Ă— 128 kio4 Ă— 512 KioMioB2 - B365 Ă  140 W1,8 Ă  GHzAM2+
8000Toliman31,9 Ă  2,5 GHz3 Ă— 128 kio3 Ă— 512 KioMioB2 - B365 Ă  95 W1,8 GHzAM2+
Athlon X2
7000Agena22,5 Ă  2,8 GHz2 Ă— 128 kio2 Ă— 512 KioMioB395 W1,8 GHzAM2+

Mobile

Pas de processeur K10 65 nm pour ordinateurs portables.

Serveur

ModèleNom de codeCœursFréquenceCacheRévisionTDPHyperTransportSocket
L1L2L3
Opteron
8400Istanbul62,1 Ă  2,8 GHz6 Ă— 128 kio6 Ă— 512 kioMioD055 Ă  115 W2,4 GHzF
8300Shanghai42,2 Ă  3,1 GHz4 Ă— 128 kio4 Ă— 512 kioMioC268 Ă  137 W1 Ă  2,2 GHzF
2400Istanbul62,0 Ă  2,8 GHz6 Ă— 128 kio6 Ă— 512 kioMioD0115 W2,4 GHzF
2300Shanghai42,3 Ă  3,1 GHz4 Ă— 128 kio4 Ă— 512 kioMioC260 Ă  137 W1 Ă  GHzF
6100Magny-Cours121,7 Ă  2,3 GHz12 Ă— 128 kio12 Ă— 512 kio2 Ă— 6 Mio65 Ă  115 W3,2 GHzG34
6100Magny-Cours81,8 Ă  2,4 GHz8 Ă— 128 kio8 Ă— 512 kio2 Ă— 6 Mio65 Ă  137 W3,2 GHzG34
Sao Paolo66 Ă— 128 kio6 Ă— 512 kioMioG34

Grand public

ModèleNom de codeCœursFréquenceCacheRévisionTDPHyperTransportSocket
L1L2L3
Phenom II
X6 1xxxTThuban62,6 Ă  3,3 GHz6 Ă— 128 kio6 Ă— 512 kioMioE095 & 125W2,2 GHzAM3
X4 960TZosma4GHz4 Ă— 128 kio4 Ă— 512 kioMioE095W2,2 GHzAM3
X4 9xxDeneb42,4 Ă  3,7 GHz4 Ă— 128 kio4 Ă— 512 kioMioC2 & C365 Ă  140WGHzAM3
X4 8xxDeneb42,5 Ă  3,3 GHz4 Ă— 128 kio4 Ă— 512 kioMioC2 & C395WGHzAM3
X3 7xxHeka32,4 Ă  3,0 GHz3 Ă— 128 kio3 Ă— 512 kioMioC275 & 95WGHzAM3
X2 5xxCallisto22,8 Ă  3,5 GHz2 Ă— 128 kio2 Ă— 512 kioMioC2 & C380W2 & 2,2 GHzAM3
Athlon II
X4 6xxPropus42,2 Ă  3,1 GHz4 Ă— 128 kio4 Ă— 512 kioN.A.C2 & C345 & 95WGHzAM3
X3 4xxRana32,2 Ă  3,4 GHz3 Ă— 128 kio3 Ă— 512 kioN.A.C2 & C345 & 95WGHzAM3
X2 2xxRegor21,6 Ă  3,4 GHz2 Ă— 128 kio2 Ă— 1 Mio & 2 x 512 KioN.A.C2 & C325 Ă  65W1,6 1,8 & GHzAM3
Sempron
1xxSargas12,7 Ă  2,9 GHz128 kioMioN.A.C2 & C345WGHzAM3

Mobile

Avec le Turion Griffin, AMD proposera un K10 très allégé qui ne disposera que des améliorations énergétiques du DICE. Avec son Griffin, AMD proposera également une plateforme: Puma. Elle utilisera un cœur graphique supportant le directX 10 et un UVD (Universal Video Decoder).

ModèleNom de codeCœursFréquenceCacheRévisionTDPHyperTransportSocket
L1L2L3
Turion II ?
22,4 Ă  2,6 GHz2 Ă— 128 kio2 Ă— 1 Mo-[28]
22,0 Ă  2,3 GHz2 Ă— 128 kio2 Ă— 512 kio-
12,0 GHz128 kio512 kio-

32nm

Dont Llano comportant deux à quatre cœurs et un circuit graphique.

Notes et références

  1. interview de Giuseppe Amato et de Philip G. Eisler par syndrome-oc
  2. AMD and IBM to Jointly Develop Advanced Chip Technologies, sur amd.com
  3. « Faisant suite Ă  une commande pour un montant minimal de 150 millions de dollars sur l’annĂ©e calendaire 2006, AMD s’est engagĂ© sur une valeur minimale de 350 millions de dollars pour une pĂ©riode de 15 mois qui dĂ©butera en janvier 2007. Cette commande s’inscrit dans le cadre du contrat pluriannuel de fourniture de « plaques SOI Â» 300 mm UNIBOND utilisant la technologie Smart Cut, propriĂ©tĂ© exclusive de Soitec. Les plaques seront livrĂ©es Ă  AMD et Ă  son partenaire fondeur. »Premier semestre 2006-2007 : Soitec annonce une forte amĂ©lioration de ses rĂ©sultats, une visibilitĂ© accrue et des perspectives favorables, sur soitec.com
  4. « Ces processeurs [Athlon 64 EE] 65 nm sont tous produits dans l'usine Fab 36 d'AMD, toujours selon le procĂ©dĂ© SOI. » AMD lance ses Athlon 64 X2 Energy Efficient en 65 nm
  5. Fab 36 devrait tourner à plein régime vers 2008, ce qui portera la production annuelle de processeurs AMD à 100 millions d’unités. AMD : Fab 36 est sortie de terre
  6. AMD favorise l’avènement de l’informatique nouvelle génération avec le passage à la technologie de production en 65 nm
  7. AMD et IBM utiliseront la lithographie par immersion pour passer le cap des 65nm
  8. Le contrôleur mémoire intégré, AMD K8 - Partie 3 : Etude de l'Architecture
  9. Athlon 64 & Sempron socket AM2, conclusion
  10. « AM3, 45nm et DDR3 chez AMD en 2008 »(Archive.org • Wikiwix • Archive.is • Google • Que faire ?)
  11. Nvidia MCP72: PCI-E 2.0 & HT 3.0
  12. Chipsets VIA KT/KM960 pour AM2+
  13. Tous les futurs chipsets 7xx d'AMD
  14. Interview AMD, plein de nouvelles infos sur Barcelona
  15. C'est dans ces 60 millions de transistors que l'on doit trouver des améliorations et de nouvelles fonctions.
  16. clones du SSE4 introduit par Intel dans ses Conroe Extending the World’s Most Popular Processor Architecture (papier officiel d'Intel).
  17. « Les instructions qui se décodent en plus de deux µOPs, dites complexes, sont décodées par la ROM interne, ce qui nécessite davantage de temps. On dit alors que ces instructions sont microcodées. » AMD K8 - Architecture
  18. en français « dans le désordre », ce qui réduit le temps d'attente des instructions.
  19. Ce qui permet de plus facilement revenir sur les erreurs de prédiction. « La pile est une zone mémoire destinée à stocker les paramètres lors de l'appel de sous-parties d'un programme. » « Etude détaillée du Pentium-M - Un traitement des instructions plus efficace »(Archive.org • Wikiwix • Archive.is • Google • Que faire ?)
  20. « Les opérations nécessaires à la gestion de la pile ne sont plus ici traitées par les unités génériques de traitement des instructions, mais par une unité exclusivement affectée à cette tâche, et qui porte justement le nom de Dedicated Stack Manager. Cette unité permet, toujours selon Intel, de réduire de 5 % le nombre de micro-opérations traitées par le pipeline. » Étude détaillée du Pentium-M - Un traitement des instructions plus efficace
  21. « Cache des processeurs gérant une mémoire virtuelle contenant la correspondance entre les adresses logiques de la mémoire utilisée et les adresses physiques correspondantes. » Dictionnaire francophone des acronymes, sigles et abréviations informatiques. Cette augmentation du TLB ne devrait profiter qu'au domaine serveur.
  22. Les améliorations de performance grâce à une réduction de latence entre RAM et cache L2 ou L3 pourraient être importantes, d'après Anandtech: « it really helps the entire chip improve performance and can do a good job of spotting trends that would positively impact all cores »
  23. « L’OS hôte aura ainsi l’illusion que c’est lui qui gère la mémoire. Selon AMD, Nested Paging réduira le temps de compilation des informations de 43 %. Intel devrait proposer une technologie équivalente au second semestre sous le nom de "Extended Paging" » Intel et AMD virtualisent la mémoire et les entrées/sorties
  24. article de pcinpact relatant la démonstration
  25. page officielle d'AMD (attention RTC, site très lourd) « Copie archivée » (version du 28 avril 2007 sur Internet Archive)
  26. AMD : Opteron 3 GHz et performances du Barcelona., sur clubic.com, 23 avril 2007 (consulté le 6 août 2016).
  27. AMD fait la démonstration de ses Phenom, et par deux !, sur pcinpact.com
  28. AMD lance Tigris, les Turion II passent au K10

Voir aussi

Articles connexes

Liens externes


Cet article est issu de wikipedia. Text licence: CC BY-SA 4.0, Des conditions supplémentaires peuvent s’appliquer aux fichiers multimédias.