Apollo Abort Guidance System

Le calculateur possédait les registres suivants :

• A : l'accumulateur (18 bits) ;
• M : le registre mémoire (18 bits), contenant les données transférées entre la mémoire et l'unité de calcul ;
• Q : le registre multiplicateur/quotient (18 bits), contenant la moitié de poids le plus faible du résultat d'une opération de multiplication ou de quotient. Il est également possible de s'en servir comme d'une extension du registre A (accumulateur) ;
• le registre d'indexation (3 bits), utilisé pour les index d'adressage ;

• le registre d'adresse (12 bits), contenant l'adresse mémoire demandée par l'unité de calcul ;
• le registre d'opcode (5 bits), contenant le code d'instruction pendant son exécution ;
• le compteur ordinal (12 bits) ;
• le compteur de cycles, ou registre a décalage (5 bits), contrôlant les instructions de décalage ;
• deux timers, fournissant le contrôle des timings ;
• treize registres d'entrée.

Les données y sont notées sur la base du complément à deux, le premier bit des registres désigne donc habituellement le signe du nombre.

Les instructions du calculateur étaient sous la forme suivante :

opcode (5 bits)  +  index (1 bit)  +  adresse (12 bits)

Le bit d'index indique un adressage indexé. Le processeur avait un set de 27 instructions :

ADD : le contenu de la zone mémoire spécifiée est ajouté au registre A (accumulateur) ;

ADZ (Add and Zero) : identique à l'instruction ADD, avec remise à zéro de la zone mémoire ;

SUB (Subtract) : le contenu de la zone mémoire spécifiée est soustrait au registre A (accumulateur) ;

SUZ (Subtract and Zero) : identique à l'instruction SUB, avec remise à zéro de la zone mémoire ;

MPY (Multiply) : le contenu du registre A est multiplié par le contenu de la mémoire. La moitié la plus significative du résultat est stockée dans le registre A, la moins significative dans le registre Q ;

MPR (Multiply and Round) : identique à l'instruction MPY, le contenu du registre A étant arrondi en lui ajoutant 1 si le bit de poids fort du registre Q est 1 ;

MPZ (Multiply and Zero) : identique à l'instruction MPR, avec remise à zéro de la mémoire ;

DVP (Divide) : le contenu concaténé des registres A et Q est divisé par le contenu de la mémoire. Le résultat est stocké dans le registre A, et arrondi (sauf si arrondir provoquerait un dépassement mémoire) ;

COM (Complement Accumulator) : le contenu du registre A est remplacé par son complément à deux. Si le contenu du registre A est positif, nul ou égal à -1, il n'est pas modifié ;

CLA (Clear and Add) : la mémoire est copiée dans le registre A ;

CLZ (Clear, Add and Zero) : identique à CLA, avec remise a zéro de la mémoire ;

LDQ (Load Q Register) : la mémoire est copiée dans le registre Q ;

STO (Store Accumulator) : le contenu du registre A est copié en mémoire ;

STQ (Store Q Register) : le contenu du registre Q est copié en mémoire ;

ALS N (Arithmetic Left Shift) : le contenu du registre A est décalé vers la gauche de N bits ;

LLS N (Long Left Shift) : le contenu concaténé du registre A et des 17 derniers bits du registre Q est décalé vers la gauche de N bits. Le signe du registre Q (premier bit) est rendu identique au signe du registre A ;

LRS N (Long Right Shift) : similaire à LLS, mais le contenu est décalé vers la droite ;

TRA (Transfer) : l'instruction suivante est chargée depuis la mémoire ;

TSQ (Transfer and Set Q) : le contenu du registre Q est remplacé par l'adresse supérieure à la zone mémoire spécifiée. L'instruction suivante est ensuite chargée depuis la mémoire ;

TMI (Transfer on Minus Accumulator) : si le contenu du registre A est négatif, l'instruction suivante est chargée depuis la mémoire ;

TOV (Transfer on Overflow) : si l'indicateur de débordement mémoire est à l'état haut, l'instruction suivante est chargée depuis la mémoire ;

AXT N (Address to Index) : le registre d'indexation prend la valeur N ;

TIX (Test Index and Transfer) : si le registre d'indexation est positif, il est décrémenté, puis l'instruction suivante est chargée depuis la mémoire ;

DLY (Delay) : l’exécution s'arrête jusqu'à la réception d'un signal de timing. L'instruction suivante est par la suite chargée depuis la mémoire ;

INP (Input) : le contenu du registre d'entrée à l'adresse mémoire spécifiée est placé dans le registre A. Selon le registre sélectionné, il y a ou non remise à zéro du registre d'entrée ;

OUT (Output) : le contenu du registre A est placé dans le registre de sortie à l'adresse mémoire spécifiée.

• (en) Cet article est partiellement ou en totalité issu de l’article de Wikipédia en anglais intitulé « Apollo Abort Guidance System » (voir la liste des auteurs).

• (en) David A. Mindell, Digital Apollo : human and machine in spaceflight, Cambridge (Mass.), The MIT Press, 2008, 359 p. (ISBN 978-0-262-13497-2, BNF 41265777)
  Histoire de la conception des systèmes informatiques embarqués du programme Apollo
• (en) James E. Tomayko, Computers in Spaceflight The NASA Experience, 1988 (lire en ligne)
  Synthèse historique de l'utilisation des ordinateurs embarqués à la NASA
• (en) NASA, Lunar Module/Abort Guidance System /LM/AGS/ design survey, 1968 (« http://www.ibiblio.org/apollo/Documents/AgsDesignSurvey.pdf%7Cid%3DAGS%7Ccommentaire%3DCaract%C3%A9ristiques »^{(Archive.org • Wikiwix • Archive.is • Google • Que faire ?)} et historique de la réalisation de l'AGS système de navigation de secours (ref NASA CR-86189) [PDF])

• Apollo Guidance Computer
• Module lunaire Apollo