Circuit logique programmable

Un PAL[2] - [3] ne contient que 3 modules (le tout formant une « cellule » ) :

• un module d'entrée qui peut recevoir des bascules (comme le module de sortie) et avec une option pour inverser les entrées logiques via une porte non ;
• un module « logique » contenant des portes ET et OU. C'est dans ce module que l'on retrouve la grille d'interconnexion ;
• un module de sortie alimenté par le module logique. Les sorties du PAL sont directement connectées à ce module. Mais ce module de sortie peut aussi être utilisé comme entrée du module logique (rebouclage), via 3 sous-technologies :
  • connexion directe, via une logique combinatoire dont la succession des portes peut être de l'un des 3 types suivant :
    • H (high) : ET⇒ OU (sortie active à l'état haut),
    • L (low) : ET ⇒ OU ⇒ NON (sortie active à l'état bas),
    • C choix du type L ou H programmable ;
  • séquentielle (à registre) où la connexion est réalisée via une bascule couplée à une horloge. cette connexion peut être de 3 types : synchrone (R), avec potentiellement un ou exclusif (X) ou asynchrone (RA),
  • versatile (où le routage est réalisé par un registre programmable), on parle alors de VPAL.

La technologie PAL a ensuite évolué avec les :

• GAL (Generic array logic, circuit logique re-programmable), équivalent au PAL, mais reprogrammable (réversibilité des fusibles) soit par exposition aux UV ou électriquement ;
• EPLD (erasable programmable logic device, circuit logique programmable et effaçable), circuit intégré regroupant des centaines voire des milliers de GAL ;
• CPLD (complex programmable logic device, circuit logique programmable complexe), équivalent aux ELPD, mais dont la programmation et l'interconnexion des cellules (uniquement constituées de portes logiques) sont plus complexes. C'est là l'aboutissement actuel de la technologie PAL.

Les CPLD[4] (issus de la technologie PAL) ont :

• pour principaux avantages :
  • un temps de traitement borné, c'est-à-dire une forte prédictibilité du temps de traitement, indépendamment de la programmation effectuée (ce qui peut être essentiel lorsqu'on est amené à synchroniser plusieurs systèmes),
  • une robustesse de la programmation (enregistrée sur une EEPROM, elle est non volatile), une fois programmée, le CPLD est instantanément opérationnel à sa mise en marche,
  • la gestion d'entrées et sorties (I/O) potentiellement très nombreuses,
  • une faible consommation ;
• pour principaux inconvénients :
  • un nombre de cellules assez limité (de l'ordre du millier),
  • des difficultés à effectuer des traitements complexes,
  • l'utilisation des ressources n'est pas optimale (tout terme non utilisé dans une équation logique équivaut à des portes perdues), avec des taux d'utilisation d'environ 25 %.

Pour pallier les défauts des CPLD[5], les FPGA (field-programmable gate array, réseau de portes programmables in situ) ont été développés dans les années 2000. Dans l'esprit, ce sont :

• des « CPLD » où les cellules peuvent contenir :
  • des portes logiques librement interconnectables entre elles,
  • des fonctions élémentaires (bascules flip-flop, LUT, Multiplexeurs, boucles à verrouillage de phase),
  • des fonctions de traitement « précablées » (DSP, protocoles de communication comme le PCIe, voire des fonctionnalités de microprocesseurs, de mémoire, etc.),
  • néanmoins, l'architecture et la conception interne des FPGA diffèrent radicalement de celle des CPLD) ;
• des puces où la performance est un point important, aussi les vitesses de traitement des FPGA (bande passante) surclassent les CPLD. Ceci est notamment dû à l'utilisation de SRAM à la place d'EEPROM comme mémoire interne) ;
• la technologie des FPGA fait que leur programmation est volatile et doit dont d'être stockée dans une ROM ou mémoire flash. Un FPGA doit donc charger son programme à chaque mise en route. Les dernières puces intègrent désormais une ROM qui garde en mémoire le programme à lancer à chaque démarrage.

La plupart des grands FPGA modernes sont fondés sur des cellules SRAM aussi bien pour le routage du circuit que pour les blocs logiques à interconnecter.

Un bloc logique est de manière générale constitué d'une table de correspondance (LUT ou lookup table) et d'une bascule (flip-flop en anglais). La LUT sert à implémenter des équations logiques ayant généralement 4 à 6 entrées et une sortie. Elle peut toutefois être considérée comme une petite mémoire, un multiplexeur ou un registre à décalage. Le registre permet de mémoriser un état (machine séquentielle) ou de synchroniser un signal (pipeline).

Les blocs logiques, présents en grand nombre sur la puce (de quelques milliers à quelques millions en 2007) sont connectés entre eux par une matrice de routage configurable. Ceci permet la reconfiguration à volonté du composant, mais occupe une place importante sur le silicium et justifie le coût élevé des composants FPGA. La topologie est dite « Manhattan », en référence aux rues à angle droit de ce quartier de New York.

Les densités actuelles ne permettent plus un routage manuel, c'est donc un outil de placement-routage automatique qui fait correspondre le schéma logique voulu par le concepteur et les ressources matérielles de la puce. Comme les temps de propagation dépendent de la longueur des liaisons entre cellules logiques, et que les algorithmes d'optimisation des placeurs-routeurs ne sont pas déterministes, les performances (fréquence max.) obtenues dans un FPGA sont variables d'un design à l'autre. L'utilisation des ressources est par contre très bonne, et des taux d'occupation des blocs logiques supérieures à 90 % sont possibles.

Comme la configuration (routage et LUT) est faite par des points de mémoire volatile, il est nécessaire de sauvegarder le design du FPGA dans une mémoire non volatile externe, généralement une mémoire flash série, compatible « JTAG ». Certains fabricants se distinguent toutefois par l'utilisation de cellules EEPROM pour la configuration, éliminant le recours à une mémoire externe, ou par une configuration par anti-fusibles (la programmation par une tension élevée fait « claquer » un diélectrique, créant un contact). Cette dernière technologie n'est toutefois pas reconfigurable.

Quelques fonctionnalités particulières disponibles sur certains composants :

• blocs de mémoire supplémentaires (hors des LUT), souvent double-port, parfois avec mécanisme de FIFO ;
• multiplieurs câblés (coûteux à implémenter en LUT), voire blocs multiplieur-accumulateur pour traitements DSP ;
• cœur de microprocesseur enfoui (dit hard core) comme des architectures PowerPC ou ARM ;
• blocs PLL pour synthétiser ou resynchroniser les horloges ;
• reconfiguration partielle, même en cours de fonctionnement ;
• chiffrement des données de configuration ;
• sérialiseurs/désérialiseurs dans les entrées-sorties, permettant des liaisons série haut-débit ;
• impédance contrôlée numériquement dans les entrées-sorties, évitant de nombreux composants passifs sur la carte ;
• couche MAC Ethernet ;
• couches matérielles.

• Circuit intégré numérique
• PSoC
• Programmateur
• VHDL, le langage de synthèse et de simulation de l'électronique numérique.
• Verilog, un autre langage de description de circuit (conception et simulation).

• (fr) Introduction aux FPGA
• (en) FPGA tutorial
• (en) FPGA startups stare down giants and ghosts (histoire ancienne et récente (2009) du marché des FPGA)
• Applications :
  • Opencores : site de développement de hardware open-source en utilisant des FPGA
  • Fpga4Fun : divers projets FPGA
  • LEON3 processeur Sparc open-source produit en utilisant des FPGA