UltraSPARC

L'unité d'exécution a été simplifiée comparé au SuperSPARC pour obtenir de plus grande fréquence. Un exemple de simplification est l'unité arithmétique et logique (UAL) qui n'a pas été connectée en cascade comme ce fut le cas sur le SuperSPARC.

Le micro-processeur possède 32 registres 64 bits. Combiné avec ses fenêtres de registres (l'UltraSPARC en possède 8), le processeur arrive à un total de 144 registres. Le processeur possède également sept registres d'entrée et 3 registres de sortie. Les registres donnent également accès à deux unités arithmétiques et logiques ainsi que l'unité d'accès à la mémoire. Les deux UALs sont en mesure de faire des opérations d'arithmétique, de logique et de décalages de bits. Une restriction étant qu'une seule des deux UALs peut faire les opérations de multiplication et division.

Ce processeur possède également une unité de calcul à virgule flottante découpées en cinq parties :

• une unité pour la gestion des additions et soustractions ;
• une pour les multiplications ;
• une pour les divisions et les racines carrées ;
• deux unités pour l'exécution des instructions SIMD définie par le Visual Instruction Set (VIS). Le tableau de registre pour les opérations en virgules flottantes sont au nombre de 32 registres de 64 bits. Cinq sont consacrés aux ports d'entrées et trois aux ports de sortie.

L'UltraSPARC a deux niveaux de cache : primaire et secondaire. Le primaire est lui-même constitué de deux parties : un cache pour les instructions, un autre pour les données. Les deux ont une capacité de 16 Ko.

L'UltraSPARC nécessite également l'utilisation d'un cache secondaire externe. Ce cache est unifié et peut avoir une capacité comprise en 512 ko et 4 Mo et est de type direct-mapped. Les données en cache sont accessibles en un seul cycle. Le cache externe se compose de mémoire SRAM synchrone cadencé à la même vitesse que le micro-processeur (l'utilisation d'un ratio multiplicateur n'est pas supporté). Il est accessible via le bus de données.