LatticeMico32
Le LatticeMico32 est un processeur softcore 32 bits produit par Lattice Semiconductor, optimisé pour les FPGA. Il utilise une architecture Harvard.
| LatticeMico32 | ||
 | ||
| Concepteur | Lattice Semiconductor | |
|---|---|---|
| Bits | 32-bit | |
| Lancement | 2006 | |
| Architecture | RISC | |
| Type | Registre-Registre | |
| Encodage | 32-bit fixe | |
| Branchement | Compare and branch | |
| Endianness | Big | |
| Extensions | DĂ©finies par l'utilisateur | |
| Libre | Oui | |
| Registres | ||
| Usage général | 32 | |
Le LaticeMico32 est sous une licence IP core (en) libre. Cela veut dire que son usage n'est pas restreint aux FPGA Lattice, et qu'il peut être légalement utilisé sur n'importe quelle architecture hôte (FPGA, ASIC, émulation virtuelle...). Le processeur et les outils de développement sont disponibles tous deux sous forme de code source, permettant à des tiers d'implémenter des changements à l'architecture du processeur.
Caractéristiques
- Architecture RISC load/store.
- Bus de données 32-bit.
- Instructions 32 bit.
- 32 registres à usage général.
- Jusqu'Ă 32 interruptions externes.
- Jeu d'instructions configurable incluant des instructions définies par l'utilisateur.
- Caches optionnels.
- MĂ©moires pipeline optionnelles.
- Interface mémoire double Wishbone.
- Entrés/sorties mappées.
- Pipeline Ă 6 Ă©tages.
Outils de développement
- Compilateur GCC - C/C++.
- Binutils - Assembleur, Ă©diteur de lien utilitaires binaires.
- GDB - DĂ©bogueur.
- Eclipse - IDE.
- Newlib - Bibliothèque C.
- uCos-II, uITRON, RTEMs - RTOS.
- uCLinux - O/S.
Liens externes
Source
- (en) Cet article est partiellement ou en totalité issu de l’article de Wikipédia en anglais intitulé « LatticeMico32 » (voir la liste des auteurs).
Cet article est issu de wikipedia. Text licence: CC BY-SA 4.0, Des conditions supplémentaires peuvent s’appliquer aux fichiers multimédias.