Accueil🇫🇷Chercher

LPDDR2

La LPDDR2 (pour l'anglais : « Low Power Double Data Rate 2 », littéralement, « Débit de données double à basse énergie 2 ») est la deuxième génération de type de mémoire dynamique orienté vers les appareils mobiles à très faible consommation (LPDDR). Elle est principalement utilisée dans les smartphones, les tablettes, et le matériel embarqué.

SK Hynix H9TP32A4GDBCPR - 4Gb (x32) LPDDR2 combined with 4GB eNAND Flash

Un nouveau standard JEDEC[1] définit une révision plus profonde de l'interface DDR basse consommation. Elle n'est pas compatible avec les formats DDR1 et DDR2, mais peut désigner soit :

  • LPDDR2-S2 : mĂ©moire de prĂ©chargement 2n (comme DDR1) ;
  • LPDDR2-S4 : mĂ©moire de prĂ©chargement 4n (comme DDR2) ;
  • LPDDR2-N : mĂ©moire non-volatile (MĂ©moire flash NAND).

Les états basse consommation sont similaires à la LPDDR, avec plusieurs options additionnelles de rafraîchissement partiel de la table mémoire.

Les paramètres de temps sont spĂ©cifiĂ©s de LPDDR-200 Ă  LPDDR-1066 (frĂ©quences d'horloge de 100 Ă  533 MHz).

Lorsqu'elle fonctionne Ă  1,2 V, la LPDDR2 multiplexe les lignes de contrĂ´le et d'adressage sur un bus CA DDR 10-bits. Les commandes sont similaires Ă  celles des SDRAM plus classiques, Ă  l'exception des opcodes de rĂ©assignement de la prĂ©charge et de la fin accĂ©lĂ©rĂ©e (burst terminate) :

Encodage des commandes LPDDR2[2]
CKCA0
(RAS)
CA1
(CAS)
CA2
(WE)
CA3CA4CA5CA6CA7CA8CA9Opération
↑HHH—NOP
↓—
↑HHLHH—Precharge all banks
↓—
↑HHLHL—BA2BA1BA0Precharge one bank
↓—
↑HHLHA30A31A32BA2BA1BA0Preactive
(LPDDR2-N only)
↓A20A21A22A23A24A25A26A27A28A29
↑HHLL—Burst terminate
↓—
↑HLHreservedC1C2BA2BA1BA0Read
(AP=auto-precharge)
↓APC3C4C5C6C7C8C9C10C11
↑HLLreservedC1C2BA2BA1BA0Write
(AP=auto-precharge)
↓APC3C4C5C6C7C8C9C10C11
↑LHR8R9R10R11R12BA2BA1BA0Activate
(R0–14=Row address)
↓R0R1R2R3R4R5R6R7R13R14
↑LHA15A16A17A18A19BA2BA1BA0Activate
(LPDDR2-N only)
↓A5A6A7A8A9A10A11A12A13A14
↑LLHH—Refresh all banks
(LPDDR2-Sx only)
↓—
↑LLHL—Refresh one bank
(Round-robin addressing)
↓—
↑LLLHMA0MA1MA2MA3MA4MA5Mode register read
(MA0–7=Address)
↓MA6MA7—
↑LLLLMA0MA1MA2MA3MA4MA5Mode register write
(OP0–7=Data)
↓MA6MA7OP0OP1OP2OP3OP4OP5OP6OP7

Le bit C0 d'adressage de colonne n'est jamais transféré et est considéré à zéro. Les transferts accélérés commencent ainsi toujours à une adresse paire.

LPDDR2 a également une sélection de puce active-basse (Lorsqu'élevé, tout est en mode NOP) et le signal CKE d'activation d'horloge, qui opère comme la SDRAM. Les commandes envoyées lors d'un cycle, lorsque le signal CKE est émis pour la première fois, sélectionnent l'état arrêt du courant, comme dans le cas de la SDRAM également :

  • Si la puce est active, il est gelĂ© tel quel.
  • Si la commande est un NOP (CS bas ou CA0–2 = HHH), la puce est en Ă©tat repos.
  • Si la commande est une commande de rafraĂ®chissement (CA0–2 = LLH), la puce entre dans l'Ă©tat d'auto-rafraĂ®chissement
  • Si la commande est une terminaison accĂ©lĂ©rĂ©e (CA0–2 = HHL), la puce entre dans un Ă©tat d'arrĂŞt du courant profond. Une sĂ©quence de rĂ©initialisation complète est alors requise lorsque cet Ă©tat est quittĂ©.

Les registres de mode ont été beaucoup plus étendus que dans la SDRAM conventionnelle, avec un espace d'adressage 8 bits, et la possibilité de les relire. Bien que plus petit qu'une EEPROM de Serial Presence Detect (SPD), suffisamment d'informations sont incluses pour ne pas en nécessiter l'ajout d'une.

Les périphériques S2 plus petits que 4 Gbit et les périphériques S4 plus petits qu'un Gbit n'ont que 4 banques. Ils ignorent le signal BA2, et ne supportent pas le rafraîchissement par banque.

Les pĂ©riphĂ©riques Ă  mĂ©moire non-volatile n'utilisent pas les commandes de rafraĂ®chissement et rĂ©assignent la commande de prĂ©charge vers les bits de transfert d'adresse A20 et supĂ©rieurs. les bits d'ordre bas (A19 et infĂ©rieurs) sont transfĂ©rĂ©s par une commande activer qui suit. Cela transfère la rangĂ©e sĂ©lectionnĂ©e de la table mĂ©moire vers l'un des 4 ou 8 (sĂ©lectionnĂ© par les bits BA) rangĂ©es de tampon de donnĂ©es, oĂą elles peuvent ĂŞtre lues par une commande de lecture. Contrairement Ă  la DRAM, les bits d'adressage de banque ne font pas partie de l'adressage de la mĂ©moire ; n'importe quelle adresse peut ĂŞtre transfĂ©rĂ©e vers n'importe quelle rangĂ©e du tampon de donnĂ©es. Une rangĂ©e de tampon de donnĂ©es peut aller de 32 Ă  4 096 octets de long, en fonction du type de mĂ©moire. Les rangĂ©es plus larges que 32 octets ignorent quelques-uns des bits d'adressage d'ordre bas dans les commandes d'activation. Les rangĂ©es plus petites que 4 096 octets ignorent quelques-uns des bits d'adressage d'ordre haut de la commande de lecture.

La mémoire non volatile ne supporte pas la commande d'écriture vers les rangées de tampon de données. À la place, une série de registres de contrôle dans une aire d'adressage spéciale acceptent les commandes de lecture et d'écriture, qui peuvent être utilisées pour effacer ou bien programmer la table mémoire.

Notes et références

  1. JESD209-2E
  2. JEDEC Standard: Low Power Double Data Rate 2 (LPDDR2), JEDEC Solid State Technology Association, (lire en ligne)
Cet article est issu de wikipedia. Text licence: CC BY-SA 4.0, Des conditions supplémentaires peuvent s’appliquer aux fichiers multimédias.